(19)日本国特許庁 (JP)

(12) 特 許 公 報(B2)

(川)特許番号

特許第3147079号 (P3147079)

(45)発行日 平成13年3月19日(2001.3.19)		(1 013:010)
		(24)登録日 平成13年1月12日(2001.1.12
(51) Int.CL7	級別記号	ΡI
G05F 3/26		G05F 3/28
3/24		3/24 A
H 0 2 J 1/00	307	HO2J 1/00 307F
H03F 1/00		H03F 1/00 2
H03K 17/04		H03K 17/04 E
		前求項の数5(全 7 頁) 最終頁に続く
(21)出顧番号	特顧平10−103004	(73)特許推者 000004237
		日本電気株式会社
(22)出顧日	平成10年4月14日(1898.4.14)	東京都港区芝五丁目7春1号
		(72) 発明者 小林 勝太郎
(65)公閩番号	特関平11-296245	東京都港区芝五丁目7巻1号 日本電気
(43)公開日	平成11年10月29日(1999, 10.29)	株式会社内
日处陪查部	平成10年4月14日(1998.4.14)	(74)代理人 100081433
		介 建士
		容弦官 在可类史
		(56)参考文献 特開 昭56-157511 (JP, A)
		特据 平2−113314 (JP, A)
		(58)調査した分野(Int.CL ⁷ , DB名)
		G05F 3/26
		G05F 3/24

(54) 【発明の名称】 半導体回路

1

(57)【特許請求の範囲】

【請求項1】 定電流発生回路と、前記定電流発生回路の定電流に基づいて負荷回路にバイアス電流を供給し、かつその供給するバイアス電流を増大可能な電流駆動回路と、半導体回路においてスタンバイ状態から動作状態への復旧時に前記電流駆動回路でのバイアス電流の増大動作を実行させる復旧用素子と、前記復旧時に前記復旧用素子を動作させるための信号を出力する復帰時間高速化回路とを備える半導体回路において、前記復帰時間高速化回路は、前記定電流と前記バイアス電流とを比較し、前記パイアス電流が前記<u>定電流</u>よりも小さいときに前記復旧用素子に信号を出力する電流検出回路で構成されることを特徴とする半導体回路。

【請求項2】 前記電流鏡出回路は、前記定電流とバイアス電流とを比較する電流鏡出部と、前記電流鏡出部の

2

出力とスタンバイ信号とを入力するバッファ部とを備え、前記バッファ部の出力により前記復旧用素子をオン 動作するように構成される請求項 1 に記載の半導体回 路。

【請求項3】 前記パッファ部には帰還素子が接続され、前記パッファ部の出力にヒステリシスが付与されている請求項2に記載の半導体回路。

【請求項4】 前記電液駆動回路は、前記定電流発生回路を含むカレントミラー回路として構成される請求項1 10 ないし3のいずれかに記載の半導体回路。

【語求項5】 前記負荷回路には、前記宮遠駆勁回路と でカレントミラー回路を構成するバイアス回路が設けられる語求項1ないし4のいずれかに記載の半導体回路。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、動作バイアス電流 を供給する半導体回路において、特にスタンバイ状態時 には電流の供給をやめ、スタンバイ状態から動作状態に 復旧する際に復旧時間を短くするため、一時的に電流供 給を増加したバイアスを行う半導体回路に関する。

3

[0002]

【従来の技術】従来より、一定の基準電流をバイアスと して動作されるアナログ回路は数多く提供されている が、このような回路では、動作状態ではほぼ一定の電流 と無駄な電流を消費することになる。この無駄な電流を 削減するためには、スタンパイ時に電流のパイアスをス トップし、再び動作を開始する時に電流供給を再開すれ ばよい。しかし、システムの性能向上の要求から、スタ ンバイ状態から動作状態への復帰時間の短縮が必要とさ れており、この場合には電流供給再開から目標電流値に 達するまでの時間を短縮することが必要となる。

【0003】例えば、このようなスタンバイ状態から動 作状態の復帰時間の短縮が要求される従来例の回路の一 例を図5に示す。定弯流発生回路!1は、基準となる定 20 **電流ISTDを発生し、接点VSTDからNチャネルト** ランジスタN1に供給する。NチャネルトランジスタN 1はソースをGNDに接続し、ゲートとドレインを接点 VSTDに短絡しており、ソースをGNDに接続したN チャネルトランジスタN2とで電流ミラー回路を構成し ている。したがって、NチャネルトランジスタN 1 とN 2のゲート幅、ゲート長が等しければ、電流ISTD= IMIRRとなる。NチャネルトランジスタN1とN2 のサイズ比を変えることでIMIRRの値は変えること ができる。また、前記NチャネルトランジスタN2はド レインを信号STBYで副御されるNチャネルトランズ スタN3とPチャネルトランジスタP3からなるトラン スファスイッチを介して、PチャネルトランジスタP2 のドレイン、彼点VSourceと接続される。前記P チャネルトランジスタP2はソースを電源に接続し、ド レインとゲートを接点VSourceに短絡しており、 ソースを電源に接続したPチャネルトランジスタP3と で電流ミラー回路を構成している。なお、前記Pチャネ ルトランジスタP2の電流 IM!RRとPチャネルトラ ンジスタP3の電流!Biasは、両トランジスタP2 とP3のサイズ比を変えることで変更できる。前記Pチ ャネルトランジスタP3はドレインの接点VBiasを NチャネルトランジスタN5のドレインに接続し、この NチャネルトランジスタN5はソースをGNDに接続 し、ゲートとドレインを接点VB:asに短絡してい

【0004】回路L1~Lnはアンプなどのように、バ イアス電流によって動作する回路であり、回路構成は任 意である。例えば、回路し1~1.nの回路例として図8 の回路が採用されており、この回路は抵抗を使った差動 50 yからなり、STBY信号が目からしレベルに変化した

入出力アンプの回路図である。一組の数十~数百mVの 毎幅の相稿入力IN、INBと、入力トランジスタTI N. TINB. 二つの抵抗索子R, RBを持ち、数百m Vの振幅の相補出力OUT、OUTBとして出力する。 なお、ここでは図5に示されるNチャネルトランジスタ からなる電流供給トランジスタTAIL1~nを含んだ ものとして記載されている。前記TAILはゲートに入 力される信号VBIRSのレベルにより電流値を制御さ れるが、VBiasのレベルが低い場合、電流量が不足 を消費するが、スタンパイ時に電流をパイアスし続ける 10 し、出力OUT、OUTBの碳幅が小さくなり所望のゲ インが得られなくなる。逆に、VBiasのレベルが高 い場合、コモンモード接点COMNの電位が低くなり、 想定した!N、INBの振帽レベルでは入力トランジス タTIN,TINBが両方オン状態となり出力OUT。 OUTBの振帽電圧域がずれたり、最悪、差動アンプと して動作しなくなる可能性がある。いずれの場合にも小 振帽の!N, INBを検出 増幅する回路の目的に対 し、感度の劣化を招くため、VBIasのレベルの制御 は大変重要となる。

【0005】図5に示したように、前記回路L1~Ln は、電流額としてソースをGNDに接続したNチャネル トランジスタTAIL1~nを含んでおり、これらTA !Ll~nそれぞれはNチャネルトランジスタN5と電 流ミラー回路を構成している。Nチャネルトランジスタ N5の電流!BiasとTA!Ll~nの電流ILoc all~nの比率は、NチャネルトランジスタN5とT AIL1~nのサイズ比を変えることで変更できる。通 高、スタンバイモードでの消費電流を小さくするため、 ISTD, IMIRRは数十μA程度の小さな値とし、 !BiasやILocalを大きくするように各トラン ジスタのサイズを設定する。また、Pチャネルトランジ スタP6はソースを電源に、ドレインを接点VSouc ceに接続され、ゲートをインバータINVIにより反 転したSTBY信号が入力している。Nチャネルトラン ジスタN8はソースをGNDに、ドレインを接点VB。 asに接続されゲートにSTBY信号が入力される。 【0006】さらに、NチャネルトランジスタN4とパ ルス発生回路PGENで、スタンバイ状態からの復帰時 間短縮のため、一時的に電流を増加する復帰時間高速化 回路を構成している。前記NチャネルトランジスタN4 はソースをGNDに、ドレインをVSourceに接続 し、ゲートをパルス発生回路PGENの出力接点Pun pに接続されており、パルス発生回路PGENの出力パ ルスにより制御される。前記パルス発生回路PGENは STBY信号が入力し、STBY信号が「H」から "乚" に変化した後一定時間だけ買レベルのパルスを出 力するよう構成されている。図7にパルス発生回路PG ENの回路例を示す。このバルス発生回路PGENは、 インバータ!NV、ノア回路NOR、遅延回路Dela

ときだけ遅延回路De!ayとインバータ!NVの遅延 分のHレベルのバルスを発生する。バルスの幅は返延回 路Delayの遅延を変更することで調整可能である。 【0007】次に、従来側の動作について説明する。ス タンバイ状態では、STBY信号がHレベルであり、N 3. P1はオフに、N8. P6はそれぞれオン状態にな っている。これにより、接点VSourceはHレベル でありP2,P3は電流IMIRR.及び!Biasは ゼロである。また接点VBIASはLレベルであり、N 5. TA!Ll~nはオフし、電流ILocall~n もゼロであり、基準となる電流!STD以外がゼロにな るため、回路全体の消費電流を小さな値にできる。この とき接点PumpはLレベルであり、N4はオフ状態に ある.

【0008】動作状態では、STBY信号がLレベルで あり、N3、P1はオンに、N8、P6はそれぞれオフ 状態になっている。したがって、電流IMIRRは電流 ISTDに対し、N1とN2のサイズ比で決まる電流値 となる。同様に、電流!Biasも電流!MIRRに対 UP2とP3のサイズ比で決まる電流値となっている。 さらに、電流ILocall~nも電流!B:asに対 し、N5とTAIL1~nのサイズ比で決まる電流値と なっている。このとき接点PumgはLレベルであり、 N4はオフ状態にある。また接点VSourceはP2 が電流!M!RRを生じるのに相当する電圧VPを保 ち、同様に接点VB!asもN5が電流!Blasを生 じるのに対応する電圧VNを保つ。

【0009】そして、一旦スタンパイ状態になった後、 動作状態に復帰するときはSTBY信号を"H"から "L"に変化させる。STBY信号がLレベルに変化す ることにより、接点VSource、VBias、電流 !MIRR、IB:as及び!Loca!1~nは動作 状態に復帰していくが、完全に戻らない状態では回路し 1~しnの動作の安定性、信頼性が劣化する。

【0010】とのように回路L1~Lnにおけるスタン バイモードからの復帰時間高速化の必要性を明らかにす るため、N4とパルス発生回路PGENで構成される復 帰時間高速化回路が存在していないとした場合の動作に ついて説明する。図6(a)は、このような復帰時間高 速化回路がない場合の動作を表すタイミング図である。 STBY信号がレレベルになることにより、接点VSo urceはHレベルからVPへN2によって放電され、 接点VB!asはLレベルからVNへP3によって充電 を開始する。また、接点VSource及び接点VB: asにはこの接点に接続しているTRのゲート。ドレイ ン容量と配線の寄生容量が存在し、各接点の動作適正電 位VP、VNに到達するのにある程度時間が必要にな る。特にVBiasは各回路Ll~Lnに対し比較的長 い距離を引き回されるため、少なくとも数pF~数十p Fという大きな寄生容量が付加している。さらに、N2 50 ことが可能な半導体回路を提供することにある。

が流せる電流値は、NIに流れる電流ISTDに対しN 1とN2の比で決まる電流値程度の小さな電流値である ため、VSourceの電位変化は遅く、その間P3の 電流値は非常に小さくなるため、接点VB!asの電位 の変化は非常に遅く、適正な電位VNに達するには数μ Sもの時間が必要になる。

【0011】とれに対し、前記した復帰時間高速化回路 を備える場合には、スタンバイ信号がHレベルからしレ ベル変化した時、パルス発生回路PGENが接点Pum pにHのパルスを生じる。 接点Pumpが且レベルの 間、N4はオン状態になり、接点VSourceをLレ ベル近くに下げる。接点VSourceがLレベル近く まで下がると P3の電流値は通常動作時よりもはるか に大きな値となり、接点Viasを高速に充電すること になる。

[0012]

【発明が解決しようとする課題】しかしながら、このよ うなバルス発生回路PGENを含む復帰時間高速化回路 では、VBiasが適当な目標動作レベルVN近くにな った時点で接点PunpをLレベルに出来れば大変高速 に動作状態にすることが可能になるが、パルス発生回路 PGENのパルス幅を決める遅延回路Delayの特性 は、電源電圧、動作温度、製造時のトランジスタ特性等 により変動し、また接点VB:asの寄生容量値も製造 時の条件などにより変動するため、最適なパルス幅の設 定は非常に困難である。このため、図6(り)のよう に、Pump接点のパルス帽が長すぎる場合には、接点 VBiasが目標動作レベルを越えて充電されるため、 各回路L1~Lnの動作電流!Loca!も大きな値と なる。この場合には、スタンバイ状態からの復帰は比較 的早く出来るが、放電する必要がある分時間と電流を消 費しなければならない。また適正な動作電流を大きく越 えた場合、回路全体に非常に大きな電流が流れ、異常な 高温の発生やラッチアップを引き起こすなど、信頼性上 の問題も生じかねない。一方、図6(c)はPump接 点のバルス幅が短すぎる場合の動作を示しており、接点 VBiasが目標動作レベルに達する前に接点Pump がしレベルになるため、その時点からの充電に時間がか かり、高速化の効果は小さくなる。

【1) () 1.3】 このように、従来の半導体回路では、スタ ンバイモードから動作モードへの復帰を高速化する為に 一時的に電流値バイアス、増加させるが、遅延回路を用 いたパルス回路により増加時間を制御しているため、適 正な時間設定が困難で、高速の効果が小さかったり、回 路に大きな電流を生じ、異常な高温の発生やラッチアッ ブを引き起こす可能性があるなどの問題があった。

【①①14】本発明の目的は、時間設定を行う必要がな く、しかもバイアス時間が不足したり長くなり過ぎるこ とがなく、スタンパイモードからの復旧時間を短端する

(4)

[0015]

【課題を解決するための手段】本発明の半導体回路は、 定電流発生回路と、前記定電流発生回路からの定電流に 基づいて負荷回路にバイアス電流を供給し、かつその供 給するバイアス電流を増大可能な電流駆動回路と、半導 体回路においてスタンバイ状態から動作状態への復旧時 に前記電液駆動回路でのバイアス電流の増大動作を実行 させる復旧用素子と、前記復旧時に前記復旧用素子を動 作させるための信号を出力する復帰時間高速化回路とを 備えており、前記復帰時間高速化回路は、前記定電流と 前記パイアス電流とを比較し、前記パイアス電流が前記 定電流よりも小さいときに前記復旧用素子に信号を出力 する電流検出回路として構成したことを特徴とする。特 に、前記電流検出回路は、前記定電流とバイアス電流と を比較する電流検出部と、前記電流検出部の出力とスタ ンバイ信号とを入力するバッファ部とを備えており、前 記バッファ部の出力により前記復旧用素子をオン動作さ せるように模成される。

【0016】本発明の半導体回路では、動作状態への復旧時に、復帰時間高速化回路としての電流検出回路においてバイアス電流と定電流とを比較し、その比較結果に基づいて復旧用トランジスタの信号入力を制御し、バイアス供給時間を設定する。このため、半導体回路における電源電圧、周囲温度、製造時の特性ずれ、寄生容量の違い等にかかわらず、バイアス時間が不足したり長くなり過ぎたりせず、スタンバイ状態から勤作状態への復旧時間を短縮することが可能となる。

[0017]

【発明の実施の形態】本発明の実施の形態を図面を参照 して説明する。図1は本発明の第1の実施形態のブロッ ク回路図であり、図5に示した従来の構成と同一部分に は同一符号を付してある。すなわち、定電流発生回路! 1で発生される定電流に基づいて回路し1~1nにバイ アス電流を供給するための電流駆動回路を備えている。 この電流駆動回路として、 ここでは、 前記定電流発生回 路II、NチャネルトランジスタNI、Nチャネルトラ ンジスタN2で第1のカレントミラー回路を構成する。 また、NチャネルトランジスタN2の電流路に介挿され ているPチャネルトランジスタP2とPチャネルトラン ジスタP3とで第2のカレントミラー回路を構成する。 さらに、前記PチャネルトランジスタP3の電流路に介 挿されているN チャネルトランジスタN 5 は、負荷回路 のバイアス回路として機成されるNチャネルトランジス ダTA!Lとで第3のカレントミラー回路を構成し、各 負荷回路にバイアス電流を発生させる。

【0018】また、NチャネルトランジスタN3とPチャネルトランジスタP1は、トランスファスイッチ回路 等になった時点で接点PumpはLレベルになるため各を構成し、スタンバイ信号STBYによって前記NチャネルトランジスタN2の電流路をオフ状態とする。また、PチャネルトランジスタP6とNチャネルトランジ 50 る。この回路によれば、電流検出回路RTHSの後出稿

スタN8は、スタンパイ信号STBYによって第2のカレントミラー回路及び第3のカレントミラー回路の動作を停止させる。さらに、前記PチャネルトランジスタP2のドレイン及びゲートとGNDとの間にソース・ドレインが接続された復旧用素子としてのNチャネルトランジスタN4が接続されており、このNチャネルトランジスタN4のゲートに復帰時間高速化回路が接続されている。

【りり19】前記復帰時間高速化回路RTHSは、スタ ンバイ状態からの復帰時間短縮のため、電流駆動回路に おける電流を一時的に増大させるために設けられてお り、電流検出部DETと、バッファ部BUFとで構成さ れる電流検出回路として構成されている。電流検出部D ETは、ソースをGNDに、ゲートを定電流発生回路! 1の基準電位となる接点VSTDに接続し、前記Nチャ ネルトランジスタN1と電流ミラー回路を構成したNチ ャネルトランジスタN6と、ソースを電源にゲートとド レインを短絡し前記NチャネルトランジスタN6のドレ インと接続したPチャネルトランジスタP4と、ソース 20 を電源に、ゲートをP4のゲートに接続し、前記Pチャ ネルトランジスタP4とカレントミラー回路を構成する PチャンネルトランジスタP5と、ソースをGNDに、 ゲートを各回路1~nへの定電流を分配する接点VB! asに、ドレインを前記PチャネルトランジスタP5の ドレインに接続したNチャネルトランジスタN7とで標 成される。また、前記バッファ部BUFは、前記Pチャ ネルトランジスタP5のドレインに入力が接続されたイ ンバータ!NV2と、このインバータINV2の出力を 一入力とし、STBY信号を他方の入力に接続し、前記 復帰用素子としてのNチャネルトランジスタN4のゲー トである接点Pumpに出力するノアゲートNORとで 機成される。なお、前記NチャネルトランジスタN6と N7のサイズは、動作状態でそれぞれが同じ電流を流す ようにサイズを調整する。

【0020】図2は、図1の回路の動作を表すタイミング図である。スタンバイモード時と動作時の動作は従来例と全く同様なため説明は省略する。スタンバイモードから動作モードに変化すると、接点VBiasがしレベルで接点VSTDは高に電流iSTDを発生するのに最適なレベルになっているため電流検出部DETはN7の電流が少ないことを検出し接点PumpにHレベルを供給する。PumpがHレベルの間、接点VSourceがしレベル近くに引き落とされるため、P2及びP3の電流は通常よりもはるかに大きくなり接点VBiasを速やかに充電する。VBiasのレベルが上昇し、最適等になった時点で接点PumpはLレベルになるため各部の高速充電は止る。この、結果、接点VSource及び接点VBiasは最適な電圧に返やかに充電され

果に基づき高速にバイアスする時間を決定しているため、温度、 毎圧製造時のトランジスタ特性や、 寄生容置等による、 バイアス時間の不足あるいは、 バイアス時間が過剰に長くなることは起こり得ず。 困難な遅延調整を行う必要もない。

【①①21】図3は本発明の第2の実施形態のブロック回路図である。図1と同一部分には同一符号を付してその説明は省略する。この第2の実施形態では、復帰時間高速化回路としての電流検出回路を構成する電流検出部とバッファ部のうち、バッファ部の一部を変更したもの 15である。すなわち、この実施形態では、バッファ部のNORに対しヒステリシス特性を設けるために、NORの出力端と「NV2の出力端との間にインバータINV3を接続したことを特徴としている。

【0022】図4は第2の実施形態の動作を表すタイミング図である。この第2実施形態のように、NORにヒステリシス特性をもたせることにより、スタンバイモードから動作状態に復帰するときのバイアス時間はやや長くなるものの。ヒテスリシス特性により、一旦。電流値が適正値よりも大きくなるが、電流後出判定が変化しに 20くいため、N7とN5の電流値が近づいた時の動作が安定するという利点を有する。

[0023]

【発明の効果】以上説明したように、動作状態への復旧時に、定電流発生回路で発生される電流を増大可能な電流駆動回路を制御するための復旧用トランジスタに信号を入力するための復帰時間高速化回路として、電流検出回路を設け、バイアス電流と定電流とを比較し、その比較結果に基づいて復旧用トランジスタの信号入力を制御し、バイアス供給時間を設定するように構成しているた*30

* め、電源電圧、周囲温度、製造時の特性ずれ、寄生容量 の違い等により遅延調整をする必要がなく、バイアス時間が不足したり遅くなり過ぎたりせず、スタンバイモー ドからの復旧時間を短縮できるという効果がある。

10

【図面の簡単な説明】

【図1】本発明の第1の実施形態のブロック回路図である。

【図2】図1の回路の動作を表すタイミング図である。

【図3】本発明の第2の実施形態のブロック回路図である。

【図4】図3の回路の動作を表すタイミング図である。

【図5】従来の半導体回路のブロック回路図である。

【図6】図5の回路の動作を表すタイミング図である。

【図7】 バルス発生回路の一例のブロック回路図であ

【図8】 定電流によって動作する回路(負荷回路)の一例としての差動アンプのプロック回路図である。 【符号の説明】

N1~N7, TAIL1~n Nチャネルトランジス

ッ. P1~P5 Pチャネルトランジスタ

INV, INV1~3 インバータ

L1~Ln 回路(負荷回路)

!」定每流光生回路

CDC 電流駆動回路


NOR ノアゲート

RTHS 電流鏡出回路(復帰時間高速化回路)


DET 電流検出部

BUF バッファ部


[図1]



[図2]





[図4]



(6)

特許3147079








(7)

特許3147079

[図6]







フロントページの続き

(51) Int.Cl.' 識別記号 H 0 3 K 17/687 FI

HO3K 17/687

Н